Назначение разработки: Модуль адаптивной пространственно-временной обработки сигналов предназначен для улучшения основных тактико-технических характеристик радиолокаторов гражданского и военного назначения в условиях действия помех.

Рекомендуемая область применения: Радиолокационные станции контроля воздушного пространства и управления воздушным движением военного и гражданского назначения.

Преимущества перед аналогами: Как показывают расчеты и полунатурные эксперименты, по сравнению с существующими системами защиты от помех, разработанный модуль позволяет на 20-25% увеличить дальность обнаружения воздушных целей и точность измерения их координат в условиях действия комбинированных помех.

Стадия готовности разработки: Изготовлен опытный образец

Описание разработки:
()
Защита от комбинированных помех базируется на формировании высокоэффективных (максимально правдоподобных) оценок параметров сомножителей факторизированных представлений матриц, обратных к корреляционной матрице помех и их регуляризованным разновидностям. Эта технология реализуется на унифицированной структурно-алгоритмической основе адаптивных решетчатых фильтров (АРФ), пригодных для использования в адаптивных системах защиты как от маскирующих активных, так и пассивных помех, а также для решения других задач пространственно-временной обработки сигналов в РЛС различного назначения. В опытном образце модуля адаптивной цифровой пространственно-временной обработки сигналов на современной элементной базе реализован квазиньютонивський алгоритм адаптации РЛС к гауссовским помехам с заранее неизвестными параметрами на основе адаптивного решетчатого фильтра (АРФ). Модуль состоит из последовательно соединенных аппаратно-программного блока (АПБ) адаптивной цифровой пространственной обработки (АЦПО) сигналов на фоне шумовых помех и АПБ адаптивной цифровой временной обработки (АЦВО) сигналов на фоне пассивных помех. АПБ АЦПО построен на базе отладочной платы V7 EK-V7-VC707 фирмы Xilinx с высокоскоростной микросхемой - вентильной матрицей (FPGA) типа XC7VX485T-2FFG1761C, что позволило реализовать алгоритмы с распараллеливанием процессов. Это существенно (на один-два порядка) улучшило быстродействие блока АЦПО и его эффективность, в том числе при наличии неидентичности компенсационных модулей фазированной антенной решетки. АПБ АЦВО построен на базе отладочной платы MDSEVM6678L фирмы Texas Instruments с высокоскоростной микросхемой восьмиядерного сигнального процессора (СП) DSP TMS320C6678. Каждое из 8 ядер работает с тактовой частотой 1 ГГц и обеспечивает быстродействие операций с фиксированной точкой каждого ядра до 44,8 GMAC, а с плавающей точкой - до 22.4 GFLOP. Они имеют по две высокоскоростные памяти (кэш-памяти) уровня L1 емкостью по 32 КБ каждая, локальную память уровня L2 512 КБ и 4 МБ общей для всех ядер оперативной памяти СП.

Сертификат качества 47.49

Результаты испытаний
Требуется доработка

Возможность передачи за рубеж:
Совместное доведение до промыш. уровня

Фотоприложение

Cтрана Украина

За дополнительной информацией обращайтесь:
E-mail: gal@uintei.kiev.ua